徐川进入自己的办公室钻研东西，樊鹏越一开始也没在意，以为很快就能出来。
结果等到第二天，他在开会的时候，才突然想起来这事。
摸出手机打了电话，才发现这位小师弟已经跑回自己的别墅去了。
书房中，徐川挂断了电话，看着桌上的稿纸，上面已经写满了密密麻麻的字符，继续着手中的研究。
灵感已经抓到，他想着一鼓作气，直接完善这套理论。
......
“........考虑掺杂剂在空间群(SG)的晶格中的规则放置，这将对称性降低到CUC143，而双带和四带模型的特点是＄\ Gamma＄和A处的对称强化双Weyl点.......”
“由于混合轨道特征的非平凡多带量子几何，以及一个奇异的平带。引入Cu原子形成磁力阱后的高温铜碳银复合材料在密度泛函理论(DFT)计算的极好一致性提供了在掺杂材料中可以实现费米能级的最小拓扑能带的证据。”
“理论上来说，这已经足够为构建拓扑量子材料提供基础了。”
看着稿纸上的字眼，徐川眼中露出了一丝满足。
三天的废寝忘食加熬夜，他抓住了那一丝偶得的灵感，将其全面铺开延伸，在强关联电子大统一框架理论的基础上，将拓扑物态纳入了进来。
而探索强关联体系中拓扑物态的产生机制和特性，正是为实现新型量子器件提供理论的基础。
尽管理论和应用还隔着很大的距离，但有了理论基础的指引，应用前进的方向已然清晰。
就像是航行于大海上遭遇了暴风雨的船只，在海浪与飓风间，看到了海岸边缘那一座明亮的灯塔一般，有了明了的前进方向。
满足的伸了个懒腰，徐川站起身活动了一下筋骨。
噼里啪啦的骨节声响起，他掰了掰十指，重新坐下来将桌上的稿纸整理了一下。
对拓扑物态的产生机制和特性进行研究，其实可以算得上是强关联电子大统一框架理论的延续。
不过这一份研究论文，他大抵是不会发出去的。
因为重要性相当高。
为量子芯片的构造材料提供理论基础的论文，这种东西无论是发在哪个国家，都是国家重点保密研究的对象。
将稿纸整理好，放进抽屉中，徐川靠在椅背上盯着不远处的书架思索了起来。
有了他这份拓扑物态的产生机制和特性的研究论文，量子计算机的发展应该是可以加快一些脚步的。
量子芯片和量子技术的发展，是未来的趋势，也是华国在芯片领域实现弯道超车的捷径。
至于传统的硅基芯片，老实说在这方面已经没有什么机会了。
不仅仅是因为以米国为首的西方国家在硅基芯片上耕耘了几十年的时间，建立起来了一套完善的规则和先进的光刻技术，导致其他国家只能追赶没法超越外；更有硅基芯片差不多已经快走到尽头的原因。
传统的芯片一直以来材料都是以硅材料为主，但是随着芯片工艺的不断提升，硅基芯片正在不断的逐渐逼近它极限。
目前AMSL，台积电等公司已经做到了能生产三纳米，甚至是两纳米的芯片了。
但对于硅基芯片来说，再往下，一纳米就是它理论上的极限了。
第一个原因是硅原子的大小只有0.12纳米，按照硅原子的这个大小来推算，一旦芯片工艺达到一纳米，基本上就放不下更多的晶体管了。
所以传统的硅脂芯片基本上已经达到极限了，如果到了1nm之后还强制加入更多的晶体管，到时芯片的性能就会出现各种问题。
第二原因则是量子隧穿效应，这是限制目前硅基芯片发展的最大因素了。
所谓隧穿效应，简单来说就是微观粒子，比如电子可以直接穿越障碍物的一种现象。
具体到芯片上面，就是当芯片的工艺足够小的时候，原本在电路中正常流动构成电流的电子就不会老老实实按照路线流动，而是会穿过半导体闸门，到处乱串，最终形成漏电等各种问题。
简单的来说，就像是一个人学会了穿墙术，直接从墙这一面穿到了另一面。
事实上，这种现象并不是指硅基芯片达到一纳米的时候才出现的效应。
在之前芯片达到20纳米的时候，硅基芯片就曾经出现过这种漏电现象。
只不过后来包括台积电等一些芯片制造厂家通过工艺上的改进之后才改善了这种问题。
后面到了7纳米到5纳米之间的时候，这种现象再次出现，而ASML则通过发明了EUV光刻机，这大幅提升了光刻能力，才解决了这一问题。
但未来随着芯片工艺越来越小，当传统的硅基芯片达到2纳米的时候量子隧穿效应导致的各种问题会逐渐暴露出来。
到了一纳米的迹象，即便一些芯片厂家能够突破这个大关，但整体的芯片性能理论上来说就不会优良，甚至会不会太稳定，有可能出现各种问题。
小主，这个章节后面还有哦，请点击下一页继续阅读，后面更精彩！